다른 견해

Mentor Graphics가 이와 같은 지지자 중 하나가 될 것으로 보이진 않는다. “SystemVerilog는 업계 표준 검증 언어”라고 멘토의 설계, 검증, 테스트 부문의 부사장 Robert Hum은 주장했다. “우리는 “e” 언어 또는 “Vera”의 미래는 없다고 지적한 John Cooley씨의 검증 조사 의견에 동의한다”고 그는 덧붙였다.

Synopsys의 Bartleson씨는 “SystemVerilog 기능의 일부만을 제공하는 언어에 대한 업계의 폭 넓은 지지가 점차 시들해 지고 있다. “e” 언어가 표준화 되는 것이 시장에 어떤 긍정적인 영향을 미칠지는 분명치 않다”고 말했다. 그러나 Synopsys는 비록 그 기능 중 상당 부분이 SystemVerilog에 통합되고 있다 하더라도 계속 Vera를 지지할 것이라고 그는 덧붙였다.

“e” 언어와 SystemVerilog는 다른 수준에서 작용하는 다른 언어라는 점을 간과하고 있다”고 Gartner Dataquest의 수석 EDA 분석가 Gary Smith 씨는 말했다. SystemVerilog가 RTL 언어인 것에 반해 “e” 언어는 시스템 레벨의 전자 검증 언어이며, 그의 유일하고도 진정한 경쟁자는 Cadence가 시작한 SystemC 검증 클래스 라이브러리라고 그는 말했다.

“Verisity의 경쟁자들은 SystemVerilog만 선호하며, 그들의 SystemC 노력을 너무 쉽게 중단해 버렸다. 막강한 고객의 목소리에 귀를 기울이는 대신 그들은 SystemVerilog 열풍에 가담했고, 현재 그들은 시간적으로는 뒤쳐지며 금전적으로는 밑지는 장사를 하고 있다”고 Smith 씨는 말했다.

그러나 Specman을 사용하는 Infineon의 검증 부문 수석 엔지니어인 Darren Galpin 씨는 아직까지는 양자택일을 해야 하는 상황은 아니라고 말했다. 그는 “SystemVerilog에서 하기 더 쉬운 것은 SystemVerilog에서 이루어 질 것이고, “e” 언어에서 더욱 쉽게 이루어 질 것은 “e” 언어에서 이루어 질 것”이라고 말했다.

Galpin씨는 SystemVerilog가 “e” 가 제공하는 것과 동일한 기능을 얻기 위해선 더 많은 코드가 필요하며, SystemVerilog는 “e” 언어처럼 재사용을 용이하게 해주는 기능을 지향하고 있지 않다고 지적했다.

Cadence는 “e” 언어와 SystemVerilog 모두를 지원하는 흥미로운 상황에 있다. 사실 Cadence는 2004년 말 SystemVerilog에 기반한 Incisive Design Team군을 선보였다. 그러나 Glaser 씨는 “e” 언어와 SystemVerilog는 다른 전통을 가지고 있는 다른 언어이며, 겨냥하는 사용자 층도 다르다고 말했다.

Verisity가 2003년 IEEE 전 매입한 이 “e” 언어는 당초 소프트웨어와 하드웨어를 위한 규격 검증용으로 사용되었다고 Glaser는 지적했다. 그에 따라 “e” 언어를 사용하는 사용자들은 시스템 요건을 기술할 수 있고, 다양한 “시스템 시나리오”를 만들며, 검증을 하고 이런 와중에 매트릭스를 모을 수 있었다. 사용자들은 자연스럽게 소위 “시퀀스” 라고 불리는 계급적 변동자료 그룹을 생성할 수 있다고 Glaser 씨는 덧붙였다.

몇몇 고객은 하드웨어 및 소프트웨어 복합 검증 용으로 “e” 언어를 사용한다. 그러나 고객들은 이 언어를 RTL 레벨에서도 사용한다. 그것은 시스템과 스펙 측면에서 필요할 때 유닛, 클러스터 또는 IP 검증을 위한 것이다. 실제 SystemVerilog와 중첩되는 부분이 있으나 그게 나쁜 일은 아니다. “중첩된다는 것은 흐름의 각기 다른 부문들과 방법론이 잘 어우러지게 할 수 있다는 것이기 때문에 유익하다”고 Glaser 씨는 주장했다.

RTL 검증을 하고 있고 더 많은 자동화를 필요로 하는 사용자에게는 SystemVerilog가 “완벽한 해답”이라고 Glaser 씨는 말했다. 따라서 Cadence의 Incisive 전략은 서로 다른 언어를 이용하는 서로 다른 그룹을 타깃으로 한다. SystemVerilog 기반의 Design Team 제품군은 RTL 설계자를 타깃으로 삼고, 반면에 “e” 언어와 다른 언어를 지원하는 Enterprise 제품군은 검증팀, 다방면의 전문가, SoC 설계팀들을 목표로 한다.

그렇다면 DVCon 보고서에서 비관론이 제기된 이유는 무엇인가? 이유는 대부분의 응답자들이 가장 복잡한 SoC를 다루는 프로젝트 팀이 아니라 RTL 설계자들이었기 때문이라고 Glaser 씨는 말했다. “대중을 상대로 한 여론 조사 시 전형적으로 보이는 모습이다. 비뚤어진 그림이다. 가장 큰 프로젝트와 대부분의 위험요소가 있는 곳을 보면 “e” 언어에 대한 평은 영원히 비판적으로 묘사되는 왜곡된 그림을 보게 될 것이다”라고 Glaser 씨는 말했다.

외부의 지지

“e” 언어가 진정한 업계 표준이 되기 위해선 Cadence 외부의 판매업체로부터 지지를 받아야 한다. 그러나 “e” 언어 툴과 제3업체의 IP는 이제 막 그 모습을 드러낸 상태이다.

루마니아 Bucharest에 소재한 Amiq Consulting사는 EDA 판매업체 또는 사내 설계 그룹이 “e” 언어 툴을 구축하기 위해 사용할 수 있는 “e” 언어 파서 EParser를 제공한다. Amiq Consulting의 창시자인 Cristian Amitroaie씨는 IEEE의 표준화로 인해 해당 언어가 공개될 것이고, 이 언어가 충분히 잘 발달된 언어임을 증명될 것이며, 고객들이 더 이상 “고유” 언어가 아닌 이 언어에 대해 더 신뢰할 수 있게 될 것이라고 말했다.

“검증 프로젝트의 컨설턴트로서 우리는 “e” 언어가 제대로 작동하는 것을 두 눈으로 확인했다. 이 언어는 실질적인 문제를 해결하는 성숙한 언어이다”라고 Amitroaie씨는 말했다.

그리스 Thessaloniki에 소재한 Globetech Solutions사는 주변기기, 스토리지 및 DFT 구성요소를 포함한 “e” 언어 기반 검증 IP를 제공한다. “많은 기업들이 표준화 과정 이전에 “e” 언어가 가졌던 고유 언어라는 측면 때문에 해당 언어에 기반한 솔루션 채택을 망설이는 것을 봤다. 그러나 이제는 그들의 전략을 재구성하기 시작했다”고 경영 책임자인 Stylianos Diamantidis 씨는 말했다.

그러나 단기적으로는 사용자가 그 장점을 이해하는 동안 SystemVerilog가 “e” 언어의 확산을 다소 둔화시킬 것으로 본다. P1647 위원회가 IEEE의 기업 표준 과정을 고집한 실무 그룹이 사용한 “한 기업 당 한 표” 정책과는 반대로 각자 나름 데로 표를 던지는 개인으로 구성되어 있다는 점을 감안하면 정확히 누가 IEEE 표준화의 노력을 이끌고 있는 지 말하기는 어렵다고 Diamantidis는 덧붙였다. 그러나 Glaser는 이 실무 그룹은 학자와 “e” 언어를 사용하는 많은 사용자를 포함한 다양한 부류의 사람을 나타낸다고 주장했다.

John Cooley 씨의 DVCon 보고서(www.deepchip.com)에 나와있는 코멘트에는 SystemVerilog가 우세해져서 “e” 언어와 Vera를 몰아낼 것이라고 믿는 엔지니어들의 다양한 의견도 포함되어 있다. 반면 여기에는 “e” 언어를 계속 유지하기를 원하는 지지자들의 의견도 포함되어 있다.

“e” 언어 사용자 중 앞으로 SystemVerilog를 사용할 것이라고 말하는 이의 코멘트는 전혀 없었다는 것이 눈에 띈다.